Тут посоветовали разорвать связь клокера по I2C от чипсета.
Сильно сомневаюсь в правомерности подобных действий, т. к. микросхема чипсета при прогрузке клокера не получит необходимый сигнал ACK и, по моему соображению, сформирует где-нибудь флажок ошибки обмена по I2C. Как на это дело отреагирует BIOS, знают только его авторы!
Есть у меня задумка подключиться на I2C slave-устройством или логическим анализатором, да и посмотреть, что же в действительности прописывается в регистры клокера...
А проверить маму на работоспособность со слотовым PIII не имею возможности.
Тут посоветовали разорвать связь клокера по I2C от чипсета.
Сильно сомневаюсь в правомерности подобных действий, т. к. микросхема чипсета при прогрузке клокера не получит необходимый сигнал ACK и, по моему соображению, сформирует где-нибудь флажок ошибки обмена по I2C. Как на это дело отреагирует BIOS, знают только его авторы!
Есть у меня задумка подключиться на I2C slave-устройством или логическим анализатором, да и посмотреть, что же в действительности прописывается в регистры клокера...
А проверить маму на работоспособность со слотовым PIII не имею возможности.
Да! И что на счет образования частоты SDRAM?