Нехватает зла!............
Может разберёмся наконец с сигналами, а в частности с самым главным при переделке (VttPWRGD) ???
DYN_OE (входной для процессора сигнал) - обычный ключ как KEY для копермайна, только KEY держит процессор в состоянии RESET и соответственно не даёт ему стартовать на "неподдерживаемой" платформе, а DYN_OE запрещает процессору выставлять какую бы то нибыло конфигурацию на ножках VID0 - VID25mv и BSEL0 - BSEL1.
В итоге что мы получим если на DYN_OE будет логический ноль?
На VID0 - VID25mv и BSEL0 - BSEL1 будет логическая единица, что соответсвует конфигурации по напряжению 0 вольт, а по частоте 133 мегагерца.
Результат понятен - контроллер питания процессора не подастт на него напряжение питания ядра.
Поэтому первым делом мы отключаем DYN_OE от схемы то есть от земли (VSS) и подаём на него через резистор 1 килоом 1,5 вольта напряжение терминирования (VTT).
Так рекомендует сделать intel в своей документации на процессор FC-PGA2.
Едем дальше......
VTT_PWRGD (входной для процессора сигнал) - сигнал по установке которого в логическую единицу процессор выставляет соответствующую конфигурацию на ножках VID0 - VID25mv и BSEL0 - BSEL1. С момента установки DYN_OE в логическую единицу должно пройти не мение 1 миллисекунды.
Если на VTT_PWRGD будет логический ноль - ситуация аналогична вышеописанной с нулём для DYN_OE.
...лирическое отступление...
А вот что вы делаете в данном случае у меня не укладывается в голове... Отсюда - нестабильные включения, "плавающие VID'ы", запаивание VID'ов вручную (в частности VID2), непонятные эффекты при установке процессоров с разным напряжением питания и ещё куча всякого гемороя, который вкупе с механизмом управления питанием ядра процессора с помощью BIOS даёт ещё более волшебные эффекты.
Вы подключаете VTT_PWRGD через резистор 1 килоом к VTT, это в лучшем случае, а то и на прямую многие запаивают...
И что процессору думать когда VTT_PWRGD появляется вместе с DYN_OE и VTT??? Где обещаная пауза в 1 миллисекунду, на то что бы знать, что единица на VTT_PWRGD появилась не случайно в ходе каких-то переходных процессов, а целенаправленно??? А???
И вы все потом радостно, всей толпой начинаете бороться с ветряными мельницами, вместо того, что бы поставить один единственный вонючий кондёрик, который и сделает ту несчастную задержку и, проц включится чётко...
...конец лирического отступления...
Поэтому делом вторым мы отключаем VTT_PWRGD от схемы то есть от земли (VSS) и подаём на него через резистор 1 килоом 1,5 вольта напряжение терминирования (VTT), а так же ставим конденсатор порядка 1 - 5 микрофарад с VTT_PWRGD на землю (VSS).
И всё начинает работать как положено (как на маме изначально умевшей поддерживать туалатин).
2ALL
Нехватает зла!............
Может разберёмся наконец с сигналами, а в частности с самым главным при переделке (VttPWRGD) ???
DYN_OE (входной для процессора сигнал) - обычный ключ как KEY для копермайна, только KEY держит процессор в состоянии RESET и соответственно не даёт ему стартовать на "неподдерживаемой" платформе, а DYN_OE запрещает процессору выставлять какую бы то нибыло конфигурацию на ножках VID0 - VID25mv и BSEL0 - BSEL1.
В итоге что мы получим если на DYN_OE будет логический ноль?
На VID0 - VID25mv и BSEL0 - BSEL1 будет логическая единица, что соответсвует конфигурации по напряжению 0 вольт, а по частоте 133 мегагерца.
Результат понятен - контроллер питания процессора не подастт на него напряжение питания ядра.
Поэтому первым делом мы отключаем DYN_OE от схемы то есть от земли (VSS) и подаём на него через резистор 1 килоом 1,5 вольта напряжение терминирования (VTT).
Так рекомендует сделать intel в своей документации на процессор FC-PGA2.
Едем дальше......
VTT_PWRGD (входной для процессора сигнал) - сигнал по установке которого в логическую единицу процессор выставляет соответствующую конфигурацию на ножках VID0 - VID25mv и BSEL0 - BSEL1. С момента установки DYN_OE в логическую единицу должно пройти не мение 1 миллисекунды.
Если на VTT_PWRGD будет логический ноль - ситуация аналогична вышеописанной с нулём для DYN_OE.
...лирическое отступление...
А вот что вы делаете в данном случае у меня не укладывается в голове... Отсюда - нестабильные включения, "плавающие VID'ы", запаивание VID'ов вручную (в частности VID2), непонятные эффекты при установке процессоров с разным напряжением питания и ещё куча всякого гемороя, который вкупе с механизмом управления питанием ядра процессора с помощью BIOS даёт ещё более волшебные эффекты.
Вы подключаете VTT_PWRGD через резистор 1 килоом к VTT, это в лучшем случае, а то и на прямую многие запаивают...
И что процессору думать когда VTT_PWRGD появляется вместе с DYN_OE и VTT??? Где обещаная пауза в 1 миллисекунду, на то что бы знать, что единица на VTT_PWRGD появилась не случайно в ходе каких-то переходных процессов, а целенаправленно??? А???
И вы все потом радостно, всей толпой начинаете бороться с ветряными мельницами, вместо того, что бы поставить один единственный вонючий кондёрик, который и сделает ту несчастную задержку и, проц включится чётко...
...конец лирического отступления...
Поэтому делом вторым мы отключаем VTT_PWRGD от схемы то есть от земли (VSS) и подаём на него через резистор 1 килоом 1,5 вольта напряжение терминирования (VTT), а так же ставим конденсатор порядка 1 - 5 микрофарад с VTT_PWRGD на землю (VSS).
И всё начинает работать как положено (как на маме изначально умевшей поддерживать туалатин).
Что сложного???