Это все мне понятно, непонятно зачем все

Что итить его дивизию тут сложного???
Появляется VTT с ним вместе появляется высокий уровень на DYN_OE, так как он (DYN_OE) подключен к VTT через резистор 1к, а на VttPWRGD логическая единица появится только когда зарядится конденсатор, который нада поставить между VttPWGD и VSS.
От ёмкости кондёра зависит задержка между логической единицей на DYN_OE и VttPWRGD.
Это ВСЁ, что нада сделать, что бы цепочка DYN_OE=>VttPWRGD=>VID & BSEL, работала нормально.
Если вам не понятна логика работы этой цепочки перечитайте ещё раз статью...
Если что-то ещё не понят то пожалуйста пишите - объясню подробней.

Это все мне понятно, непонятно зачем все это делать в данном случае,
я же обратил Ваше внимание на два момента, которые отличают работу
Tualatin-a на маме под него сделаной, и маме устаревшей конструкции,
но переделываемой под него, именно прочитавши еще раз статью, я Вам все это и написал, может быть цитат мало дал, ну поленился, надо, еще напишу, уже с полным цитированием. Кстати в клокере аппаратно сущtствуют задержки перед выставлением рабочей частоты
FSB, выводы клокера FS0...3 работают в двух режимах, один на переходный период для выхода напряжений на рабочий уровень, и второй, когда логические уровни на этих контактах "защелкнуты", и
более не могут изменяться без перезагрузки системы, так что клокеру
дела нет до задержки на VttPVGD (IMHO), как работает шимка при
пуске еще не разбирался, надо будет, разберусь. Суть проблемы
описываемой автором темы в меру моего понимания не в этом, ведь с
другим переходником все работает нормально, и вопрос скорее всего,
как Вы справедливо заметили, в терминации, которую и нужно урегулировать на переходнике PPGA->SLOT1.

To lamerrrr.

"з.ы. а переходник что в статье по ссылке показан такой как мой второй который FCPGA )))"

Моя борьбы с этим переходником rom.by/phpBB2/viewtopic.php?t=3946&start=75 , возможно поможет Вашей борьбе с переходником PPGA->SLOT1, мой ведь тоже не хотел работать с копером , и проблема была именно в терминации