1. Проверка всех регистров процессора;
2. Проверка контрольной суммы ПЗУ;
3. Проверка системного таймера и порта звуковой сигнализации (для IBM PC — ИМС i8253 или аналог);
4. Тест контроллера прямого доступа к памяти;
5. Тест регенератора оперативной памяти;
6. Тест нижней области ОЗУ для проецирования резидентных программ в BIOS;
7. Загрузка резидентных программ;
8. Тест стандартного графического адаптера (VGA или PCI-E);
9. Тест оперативной памяти;
10. Тест основных устройств ввода (НЕ манипуляторов);
11. Тест CMOS
12. Тест основных портов LPT/COM;
13. Тест накопителей на гибких магнитных дисках (НГМД);
14. Тест накопителей на жёстких магнитных дисках (НЖМД);
15. Самодиагностика функциональных подсистем BIOS;
16. Передача управления загрузчику.
Из неё видно, что ПЗУ БИОС сообщается с южным мостом посредством LPC/SPI интерфейса.
Четыре линии, контакты ЮМ SPI_CLK/GPIO162, SPI_CS1#/GPIO165, SPI_DI/GPIO164, SPI_DO/GPIO163.
Если не принимать во внимание GND и питание - остаются два сигнала: на выводах 3 (O_BIOS_WP#) и 7 (F1_SPI_HOLD#), посредством вроде бы которых происходит инициация ПЗУ и тест контрольной суммы? Эти два сигнала приходят от резисторной сборки F1RN1 8,2 кОм, ответные выводы резисторов которых подпёрты +3V_SPI.
Вот здесь я не пойму, посредством чего происходит управление выгрузкой содержимого флешки для исполнения? Тест контрольной суммы здесь тоже происходит? Смену задач что осуществляет?
Полный регламент работы POST:
1. Проверка всех регистров процессора;
2. Проверка контрольной суммы ПЗУ;
3. Проверка системного таймера и порта звуковой сигнализации (для IBM PC — ИМС i8253 или аналог);
4. Тест контроллера прямого доступа к памяти;
5. Тест регенератора оперативной памяти;
6. Тест нижней области ОЗУ для проецирования резидентных программ в BIOS;
7. Загрузка резидентных программ;
8. Тест стандартного графического адаптера (VGA или PCI-E);
9. Тест оперативной памяти;
10. Тест основных устройств ввода (НЕ манипуляторов);
11. Тест CMOS
12. Тест основных портов LPT/COM;
13. Тест накопителей на гибких магнитных дисках (НГМД);
14. Тест накопителей на жёстких магнитных дисках (НЖМД);
15. Самодиагностика функциональных подсистем BIOS;
16. Передача управления загрузчику.
ru.wikipedia.org/wiki/POST_(%D0%B0%D0%BF%D0%BF%D0%B0%D1%80%D0%B0%D1%82%D0%BD%D0%BE%D0%B5_%D0%BE%D0%B1%D0%B5%D1%81%D0%BF%D0%B5%D1%87%D0%B5%D0%BD%D0%B8%D0%B5)
Вот блок-схема нашего чипсета:
Из неё видно, что ПЗУ БИОС сообщается с южным мостом посредством LPC/SPI интерфейса.
Четыре линии, контакты ЮМ SPI_CLK/GPIO162, SPI_CS1#/GPIO165, SPI_DI/GPIO164, SPI_DO/GPIO163.
Если не принимать во внимание GND и питание - остаются два сигнала: на выводах 3 (O_BIOS_WP#) и 7 (F1_SPI_HOLD#), посредством вроде бы которых происходит инициация ПЗУ и тест контрольной суммы? Эти два сигнала приходят от резисторной сборки F1RN1 8,2 кОм, ответные выводы резисторов которых подпёрты +3V_SPI.
Вот здесь я не пойму, посредством чего происходит управление выгрузкой содержимого флешки для исполнения? Тест контрольной суммы здесь тоже происходит? Смену задач что осуществляет?