То же пиво пью! :) Пятница же! Да не

То же пиво пью! Пятница же!

Да не только у интелов буфер на чтение\запись в севернике. У всех. Что-бы проц мог заниматься своими делами и не занимать шину... И учитывая мультискалярную архитектуру первопней (в 486 небыло), буфера в один "пакет" (не знаю как это называетсья) было-бы недостаточно для реализации этой "фичи". Сделать буфер в 2-3 раза больше обычного любому производителю не так уж и сложно... Грубо говоря 1 килобайт статической памяти не сильно усложнит микросхему. А делать его в десятки раз больше особо смысла нет, т.к. проц все-равно выполняет только 2 инструкции за так, и для хранения пром.данных есть L1 кеш. Да и у чипсета L2...

2rgt

>но задержки могут быть разные, например три и десять тактов при
>выборки данных из кэша и ОЗУ

В случае с ОЗУ задержки (т.е. тайминки) будут те-же, т.к. это зависит от чипа ОЗУ, а не чипчета! А в случае с кеш'ем - какие задержки у статической памяти??? да, будут, но уж слишком несущественные!!!

>Дались Вам WB и WT. Посмотрите статейку про
>организацию кэш-памяти

В этой самой статейке описаны ДВЕ стратегии записи в кешь память - WB и WT Больше стратегий (записи там нету)

Да, кстате, забыл указать, что на моей машинке с SiS502 256кб. Я до этого не указывал, что если кеша больше, то это лучше. Это и так понятно. Этот критерий подразумевался

>узнаете много интересного про другие аспекты

Немного узнал. Автор много мыслью по дереву растекаться. Вормулы приводит... Узнал что, оказываетсья, есть ещё и не ассоциативный кеш... А я думал, что он только ассоциативный. В любом случае у меня такой! Правда, на SiS'е я могу выбрать хоть WB, хоть WT!!! Из биоса!

А на счет сиса, поддерживающего по одной палке симм - к сожалению, у меня не такой... Он медленнее, но зато я мог бы палки симов тестировать. Недавно из двух симовых 4'верок сделал одну 8ку (одну распаял, а к другой со второго бока отпаяные чипы присобачил, да перемычки для детекта на симе перерезал...) Давно думаю, а можно из двух 8-рок сделать 1 - 16ку (учитывая что все RAS и CAS контакты уже заняты, думаю придеться вешать мультиплексор)
Для теста таких конструкций плата с таким чипсетом очень бы пригодилась!
Да, для Pentium процессоров кешировать блоки меньше 64бит не имеет смысла. Это даже я понимаю. А уж производители дятьки точно не глупые. Чипсет, который вы упоминали относиться, скорее всего не к Pentium процессорам (и Socket7), а к каким-нибуть Pentium Ready чипсетам под сокет ещё 486'ых...
Да, и ещё. Этот SiS был выпущен уже тогда, когда интели уже во всю со своими Pentium II занимались, и Socket7 уже забыли. Т.е. мы сравниваем чипсеты разного возраста. У сиса было время, что-бы исправить свои ошибки.
И, вроде, слава сисов (да и виашек) как тормозов появилась в эпоху Pentium2, а не первопней. Хотя это уже мое мнение, а не знание...

Я уже сильно "под пивом", так что вряд-ли могу что осмысленное написать...

Добавлено спустя 2 минуты 2 секунды:

Вопрос - почему мне не получаеться создавать цитаты? А также - вставлять картинки, смайлики, сслыки?