AlnZ Почему Вы не допускаете, что на ПСП кроме таймингов может влиять собственно реализация чипсета?
Если "на пальцах", то данные попадают из памяти в регистры процессора не напрямую, а проходя через L1, как правило L2, а порой и L3 кеш-память. Причем кроме этого есть еще регистры чипсета, через которые данные тоже передаются с задержками. Стратегия кэширования, кстати тоже немножко сложнее, чем выбор между WT и WB. Все это вместе и определяет реальную производительность подсистемы памяти.
Предлогаю для простоты посмотреть что намеряет у Вас на SIS-е MemTest86+. Могу как-нибудь при перезагрузке посмотреть что он намеряет у меня.
AlnZ Почему Вы не допускаете, что на ПСП кроме таймингов может влиять собственно реализация чипсета?
Если "на пальцах", то данные попадают из памяти в регистры процессора не напрямую, а проходя через L1, как правило L2, а порой и L3 кеш-память. Причем кроме этого есть еще регистры чипсета, через которые данные тоже передаются с задержками. Стратегия кэширования, кстати тоже немножко сложнее, чем выбор между WT и WB. Все это вместе и определяет реальную производительность подсистемы памяти.
Предлогаю для простоты посмотреть что намеряет у Вас на SIS-е MemTest86+. Могу как-нибудь при перезагрузке посмотреть что он намеряет у меня.