Asus P8Z68-V LE Не включается с кнопки.

Есть данная плата, с кнопки PWR_SW не включается. Хочу разобратся какие условия нужны для старта. на плате LPC I/O Nuvoton NTC6776F, Supervisor GR8313. Кнопка на мульт идет, на нем 3.3в/0в есть. С мульта PS_ON не меняет уровень при включении. Если принудительно включать с ATXPWR плата нормально запускается и работает. SLP_S3# и SLP_S5# всегда 3.3в. Эти сигналы идут с Z68 правильно? Нужно ли менять Z68 чип или можно переделать как нибудь? Плата включается также если подать низкий уровень на вывод 4 супервайзора(PSON# Remote ON/OFF control input pin ), то есть после мульта все работает. Как генерируется сигнал P_GOOD с Nuvoton?

GR8313

NTC6776F

Рекомендуется к прочтению по той же теме

GH14 писал(-а):
Как генерируется сигнал P_GOOD с Nuvoton?
1. Какой именно P_GOOD (приводите оригинальное название, а не вашу интерпретацию)?
2. В документации вроде все понятно описано и картинки приведены.

На RSMRST# какое напряжение в дежурном режиме присутствует?

Аватар пользователя zaiganpc

Батарейку снимали? Clear CMOS - замыкали?
В BIOS setup можете войти? Если да - сбросить настройки по дефолту
Другой БП подставляли?
С другим CPU пробовали?

101pin RSMRST#=3.3v.
Имелось ввиду ATXPGD

Цитата:
Батарейку снимали? Clear CMOS - замыкали?
В BIOS setup можете войти? Если да - сбросить настройки по дефолту
Другой БП подставляли?
С другим CPU пробовали?

Все это естественно пробовали.

GH14 писал(-а):
Имелось ввиду ATXPGD
Дык это вход для MIO - читайте документацию внимательнее:).

Вы можете на русском написать по шагам, если не трудно, POS для данного случая? В документации сложно все понять. Например MIO при присутствии +3VSB что начинает делать? ) Там на картинке не понятно когда с моста появляются сигналы SLP_S3# и S5? После нажатии кнопки они должны быть или в дежурке тоже? Или в самом начале появляются они, потом уже кнопка, PS_ON#, Бп выдает PGOOD, потом 1.5в DDR3? А VLDT это интегрированная в проц графика или контроллер памяти?

GH14 писал(-а):
POS для данного случая?
Если имеется в виду POST, то этот термин применен неправильно.

GH14 писал(-а):
Например MIO при присутствии +3VSB что начинает делать?
Если при этом присутствует еще и VBAT, то смотрите Figure 6-1 RSMRST#.

Пока RSMRST#=1, MIO готов к получению активного уровня сигнала PSIN# (и других сигналов для "пробуждения") или неактивного уровня сигнала SLP_S3# - смотрите Figure 6-7 PSON# Block Diagram. Неактивный уровень сигнала SLP_S3# может быть получен от ЮМ как в ответ на активный уровень сигнала PSOUT#, так и по другим причинам. Если все условия для "пробуждения" имеются (Figure 6-7), то получение неактивного уровня сигнала SLP_S3# в конце концов приводит к получению активного уровня сигнала PSON#, что переводит БП из дежурного режима в основной. Далее начинают формироваться необходимые напряжения питания и управляющие сигналы согласно power sequence конкретной платформы.

GH14 писал(-а):
А VLDT это интегрированная в проц графика или контроллер памяти?
Понятие VLDT вообще-то относится к платформе AMD (смотрите 5.16 AMD Power-On Sequence). Например:
AMD Functional Data Sheet, 754 Pin Package писал(-а):
VLDT - HyperTransport I/O ring power supply for side A and side B of the package.


P.S. Чтение и понимание документации - это достаточно несложный процесс, хотя он может быть длительным в связи с попутным чтением других документаций.

Имелся ввиду Power On Sequence. Спасибо.

Изначально, до нажатии кнопки вкл, на выводе 64 SLP_S3# 0, при нажатии кнопки падает в 1, при долгом нажатии снова 0.

Дык проверьте остальные сигналы по Figure 6-7.

Отправить комментарий

Содержание этого поля является приватным и не предназначено к показу.
  • Разрешённые HTML-теги: <a> <em> <strong> <cite> <code> <ul> <ol> <li> <dl> <dt> <dd> <img>
  • You can use BBCode tags in the text. URLs will automatically be converted to links.

Подробнее о форматировании текста

Антибот - введите цифру.
Ленты новостей