Включается, но не издает никаких сигналов, даже если ОЗУ вынуть. Вентиляторы крутятся и тишина. Северный мост горячий, южный холодный. Процессор тоже холодный. Даже не знаю куда копать.
Хз, но если нет "прямой связи с процессором", остается думать о вторичной функции портов, не? Зачем тогда "экстраполировать" до VID'ов процессора? Про транзисторы согласен, но это действительно не тот случай. Я всего-лишь хотел заставить ТС подумать, что или-или, или бывают "третьи" случаи?
но если нет "прямой связи с процессором", остается думать о вторичной функции портов, не?
Нет.
Без "прямой" связи отлично работает "косвенная" через MIO (в самом простом варианте - примитивная трансляция без модификаций VIDI-->VIDO). Сейчас интересно, почему на VIDI присутствует комбинация 0000000.
При этой косвенной связи подтяжки по VIDI быть не должно? При этом выходные виды подтяжку имеют, по уверению автора, а входные - нет, что в таком случае транслировать?
P.S. во избежание словоблудия, под прямой связью имею в виду связь процессор - SIO посредством VID, а то непонятно уже куда что понеслось, прямые связи, косвенные
При этой косвенной связи подтяжки по VIDI быть не должно?
По идее - должна быть. Но не потому, что у этих выводов MIO есть функции GPIO с OD.
Хотя с формальной точки зрения - может и не быть по причине push-pull выводов VIDx процессора. Но при этом возникнет вопрос помех, например. В design guide Intel в явном виде предлагает ставить подтягивающие резисторы для указания начального состояния линий.
makarog писал(-а):
под прямой связью имею в виду связь процессор - SIO посредством VID
Тогда мое сообщение выше придется читать по другому.
Я подразумеваю под "прямой" связью наличие соединения между процессором и ШИМом (как вариант - с дополнительным контролем от MIO, но у MIO в таком варианте только один комплект выводов VIDx). А под "косвенной" связью подразумеваю отсутствие соединения между процессором и ШИМом - MIO выступает посредником и имеет два комплекта выводов VIDx (входные VIDIx и выходные VIDOx).
Но не потому, что у этих выводов MIO есть функции GPIO с OD
Так если внимательно прочитать, что я писал
Цитата:
Принять VID можно напрямую, либо через SIO/MIO, напрямую, как вы уверяете, связи нет. Через SIO нет резисторов подтяжки, что делает крайне затруднительным идентификацию VID, кроме того, выводы SIO, принимающие VID, могут применяться и для других функций, но для этого им опять же нужна подтяжка, ибо выходы OD
то видно, что я одно другому не противопоставлял, а про затруднительность чтения VID написал, и присовокупил про вторичную функцию. И второе ваше высказывание разве противоречит с написанным мною?
Могу нагадать, что схему можно переконфигурировать на непосредственную связь VID'ов процессора и ШИМа. Для этого было бы неплохо отследить, с чем связаны вторые выводы контактых площадок пары неустановленных сборок возле ШИМа.
Хз, но если нет "прямой связи с процессором", остается думать о вторичной функции портов, не? Зачем тогда "экстраполировать" до VID'ов процессора? Про транзисторы согласен, но это действительно не тот случай. Я всего-лишь хотел заставить ТС подумать, что или-или, или бывают "третьи" случаи?
Без "прямой" связи отлично работает "косвенная" через MIO (в самом простом варианте - примитивная трансляция без модификаций VIDI-->VIDO). Сейчас интересно, почему на VIDI присутствует комбинация 0000000.
При этой косвенной связи подтяжки по VIDI быть не должно? При этом выходные виды подтяжку имеют, по уверению автора, а входные - нет, что в таком случае транслировать?
P.S. во избежание словоблудия, под прямой связью имею в виду связь процессор - SIO посредством VID, а то непонятно уже куда что понеслось, прямые связи, косвенные
Хотя с формальной точки зрения - может и не быть по причине push-pull выводов VIDx процессора. Но при этом возникнет вопрос помех, например. В design guide Intel в явном виде предлагает ставить подтягивающие резисторы для указания начального состояния линий.
Я подразумеваю под "прямой" связью наличие соединения между процессором и ШИМом (как вариант - с дополнительным контролем от MIO, но у MIO в таком варианте только один комплект выводов VIDx). А под "косвенной" связью подразумеваю отсутствие соединения между процессором и ШИМом - MIO выступает посредником и имеет два комплекта выводов VIDx (входные VIDIx и выходные VIDOx).
Так если внимательно прочитать, что я писал
то видно, что я одно другому не противопоставлял, а про затруднительность чтения VID написал, и присовокупил про вторичную функцию. И второе ваше высказывание разве противоречит с написанным мною?
Ну и ладно, бесполезно - стало быть, и я бесполезен, главное, что не противоречу
Господа, выкладываю частичные фотографии материнской платы.
s019.radikal.ru/i617/1505/53/ee9f6f0bf927.jpg
s017.radikal.ru/i422/1505/6a/a5e37ee0af6a.jpg
Могу нагадать, что схему можно переконфигурировать на непосредственную связь VID'ов процессора и ШИМа. Для этого было бы неплохо отследить, с чем связаны вторые выводы контактых площадок пары неустановленных сборок возле ШИМа.
Если вы про 2 пустых места (прямоугольника) на последнем фото, то вторые выводы идут на VIDы ЦП, т.е. в сокет.
Отправить комментарий