Теперь осталось проверить на работоспособность, стабильность и

Обнаружил связку битов в регистре 50 (думаю надо каждый по полочкам разложить). В общем они как я понял влияют на повтор (retry) либо отложение (defer) операций CPU-PCI. Бит 5 определяет, распространяется ли политика лишь на чтение (0) либо еще и на запись (1). Бит 3 показывает, применяется ли retry, бит 2 - defer. То бишь 1,0 - только retry, 1,1 - еще и defer. Всё это отражено в таблице3 даташита (под регистром), но там лишь выводы, и с опечаткой - последняя комбинация должна трактоваться CPU-to-PCI Read\Write Retry\Defer, иначе она не отличается от комбинации 0-1-1 таблицы. "Зарезервированный" бит 1 - это CPU DRAM read while snoop. 0 - PCI -//-