Только в том случае, если соответствующий

Leviafan где-то нашел и зачем-то писал(-а):
О поступлении этого напряжения свидетельствует кратковременное мигание LED-ов на клавиатуре.
Только в том случае, если соответствующий порт PS/2 получает питания от +5VSB.

Leviafan где-то нашел и зачем-то писал(-а):
Запуск основного преобразователя блокировано сигналом PS_ON = (3 ÷ 5)В, формируемый системной платой.
Интересно, задумывался ли автор этой фразы о жизни БП в отрыве от матплаты lol? Если бы процесс мышления происходил, то автор фразы возможно бы понял, что БП сам отлично формирует блокирующий уровень сигнала PS_ON. Некоторые матплаты даже не имеют резистор подтяжки по PS_ON, что не мешает им работать точно так же, как и матплатам с имеющимся резистором подтяжки по PS_ON:).

Leviafan где-то нашел и зачем-то писал(-а):
Одновременно напряжения +3,3В, +5В поступают на формирователь сигнала PW_OK (питание в норме).
Нда, рядом приведена схема:D. В этой схеме в формирователе сигнала PW_OK используется сигнал PSON#, опорное напряжение от TL494 и +5V, но +5V никак не оценивается lol (т.е. вместо 5 В может быть и 4 В: формирователь будет работать практически точно так же - изменится уровень лог.1 сигнал PW_OK). При этом автор скромно умалчивает о том, что +3.3V, +5V, -5V, -12V (а также косвенно +12V и работа каскада раскачки) оценивается еще одним участком схемы:).
Если учесть, что автор темы указывал в роли супервизора PS222S, то вышеприведенная цитата становится вредной.


Leviafan где-то нашел и зачем-то писал(-а):
формируется сигнал PW_OK (3 ÷ 6 В).
Интересно, заглядывал ли автор фразы в некие забавные документы под названием ATX/ATX12V Power Supply Design Guide:D? Если таки заглядывал, то почему умудрился указать 6 В в качестве допустимого значения сигнала PW_OK?

Leviafan где-то нашел и зачем-то писал(-а):
Сигнал PW_OK подается на микросхему тактового генератора системной платы, который формирует сигнал начальной установки процессора, т.е. включает ПК. По этому же сигналу происходит и остановка процессора (выключение ПК). Команда на отключение идет до пропадания основных напряжений, что дает возможность правильно завершить работу. Ранняя подача сигнала PW_OK приводит к искажению содержимого CMOS-памяти.
На текущий момент весьма неплохой бред lol.

Leviafan где-то нашел и зачем-то писал(-а):
В БП реализована стабилизация напряжений только по одной цепи (+3,3В или +5В).
Очередной маразм, который отлично опровергается рядом лежащей схемой:D, в которой ООС основного преобразователя формируется с участием +5V и +12V.

Надоело:).

Leviafan получает устное предупреждение за замусоривание форума.