GigaByte nForce2 сбиты smd L

в даташите на проц даже не сказано что за ноги это, только есть ссылка на "AMD Athlon™ and AMD Duron™ System Bus Specification, order# 21902", а этот самый "bus specification" найти не удалось

может хоть даташит этот есть у кого?
Индуктивности это. Я так понимаю к северному мосту от проца они идут? Но с ними есть некоторая проблема. Несколько мам со снесенными индуктивностями после включения умирает северный мост. То ли не те индуктивности ставил, то ли что выносится, т.к. не привязанный ни к чему контакт - это беда. В общем, ничего подобного из современных плат с подобной неисправностью мне поднять не удалось. В лучшем случае доходит до С1 и все.

в даташите на проц даже не сказано что за ноги это, только есть ссылка на "AMD Athlon™ and AMD Duron™ System Bus Specification, order# 21902", а этот самый "bus specification" найти не удалось

может хоть даташит этот есть у кого?
Индуктивности это. Я так понимаю к северному мосту от проца они идут? Но с ними есть некоторая проблема. Несколько мам со снесенными индуктивностями после включения умирает северный мост. То ли не те индуктивности ставил, то ли что выносится, т.к. не привязанный ни к чему контакт - это беда. В общем, ничего подобного из современных плат с подобной неисправностью мне поднять не удалось. В лучшем случае доходит до С1 и все.

ясен перец что индуктивности, вопрос в том какие положительный опыт был из двух дохлых одну живую собрал (матери были одинаковые)

Это скорее всего какой-то фильтр, состоит из двух L и одного кондюка

Да это то понятно, только я смотрел - по ним сиглала то не идет никакого, просто постоянная составляющая вольта 1.5-2 кажется, и все

== cut ==
SDATAINCLK[3:0]#

AMD Athlon System Bus System Data In Clock
SDATAINCLK[3:0]# is the single-ended source-synchronous clock driven by the AMD-761
system controller to transfer data on SDATA[63:0]# and check bits on SCHECK[7:0]#.
Sixteen bits of data and two check bits are skew-aligned with each clock. Data is
transferred on each clock edge.
These signals are driven inactive (negated) when the CLKFWDRST signal is asserted (true).
When CLKFWDRST is negated, SDATAINCLK[3:0]# run continuously after three clock
delays.
== cut ==

еще бы какой дезигн гуид найти по этому поводу...

Ну в таком случае я прав- вылетает северный мост ИМХО конечно

Ну, в общем мать заработала, поменял к чертовой бабушке по всем четырем линиям и все заработало....

Ну, в общем мать заработала, поменял к чертовой бабушке по всем четырем линиям и все заработало....
В смысле все индуктивности на одинаковые?