Нет. Процессор с помощью PVIEN/VID1 сообщает

9 Окт 2015 - 17:15
Сказочник >> 27403 >> 1742.14

Ricaro писал(-а):
VID1 на процессоре работает на вход, процессор ожидает от платы сигнал, в каком режиме она хочет работать
Нет.
Процессор с помощью PVIEN/VID1 сообщает ШИМу на матплате, какой режим нужно обеспечить - SVI или PVI (0 или 1). При этом SVD/SVC или VID0/VID1/VID2/VID3/VID4/VID5 обеспечивают статичную комбинацию "Boot VID"/"Metal VID"/"Pre-PWROK Metal VID" для формирования стартового(ых) напряжения(ий).
В режиме SVI после получения лог.1 на выводе PWROK (C9) процессор может штатно использовать интерфейс SVI (т.е. по SVC передаются сигналы синхронизации, а по SVD - данные). Сигнал PWROK для ШИМа также как и для процессора является входным, т.е. ШИМ также получает возможность штатно использовать интерфейс SVI.

Ricaro писал(-а):
О каком сигнале PWROK идет речь в BKDG? Это PG от блока питания?
Нет, это не сигнал PWRGD от БП.

PWROK вырабатывается в процессе power sequence после выхода на стабильный уровень напряжения VLDT (название согласно теминологии со стороны процессора). Конкретное устройство, которое вырабатывает этот сигнал, зависит от схемы матплаты. Этим может заниматься ЮМ, например.

Ricaro писал(-а):
Зачем между сокетом и vid-выводами шим-контроллера ставить сопротивления 14к-16к?
Для возможности регулировки VID'ов в режиме PVI посторонним устройством - MIO, например.

Ricaro писал(-а):
Проверил все - везде есть.
"Все" - понятие растяжимое, уточняйте поименно.

Ricaro писал(-а):
Нашел схему на АМ2+ - по схеме нет ничего, прямая связь.
Опять же - лучше уточнять.

Ricaro писал(-а):
Я правильно понимаю
Нет. Выбор PVI или SVI зависит от процессора.

AMD Phenom II X4 VID