Изменение L2 cache latency

11 Янв 2007 - 12:30 Antinomy 772 >> 4.23

Pentium II/III

Собственно интересует сабж. Есть такая вещь, как латентность кеша второго уровня. На Пнях - 6, Целерах 7 вроде тактов (на 1 больше). Имеется мысль - если на разгон влияет (ограничивает его) кеш, то можно его поменять? Нашел программу CPUMSR, она может. Но на самом деле при нажатии кнопки применить, ничего не происходит. Подскажите другой способ или на Тулах это невозможно? Автор ввёл нерабочую фичу?

14 Янв 2007 - 11:24 Antinomy

>> 772 >> 4.23

2 Семен Сатановский L2 latency is encoded in bits [4:1] of MSR 0x11E (aka BBL_CR_CTL3). - цитата из sandpile.org.
Так что трабл остаётся пока. Прогой - точно не получится (либо не CPUMSR). Настройка - в регистрах проца.

Вместе мы - www.ROM.by!

14 Янв 2007 - 13:30 Семен Сатановский

Самоделкин >> 1506 >> 29.24

Спасибо, я подумавши на досуге тоже сообразил, что регистр
должен быть в процессоре, иначе, обращение за его содержимым
к некому регистру чипсете радикально затормозит систему.

19 Янв 2007 - 11:10 S.A.N.

>> 274 >> 17.27

ivp писал(-а):

Однако, не уверен:
в) BX133-RAID - всяко не слотовая мать;

По этому пункту есть небольшое уточнение: этот же биос (ber_72.bin) используется в BE6-II v2.0, которая всяко слотовая. Выводы из этого факта делать не берусь...

Вход на сайт

Изменение L2 cache latency

Отправить комментарий