Спасибо! Нашел этот архив - nVidia_SU... Правда, это

Спасибо! Нашел этот архив - nVidia_SU... Правда, это только SMI функции, уже установленные после POST - а хотелось бы непосредственно найти информацию по регистрам, отвечающим за открытие-закрытие-залочивание доступа в SMRAM (они находятся в PCI conf space на bus0 device0 function0) и информацию по регистрам из LPC bridge (на south bridge) ответственным за IO port monitor в терминологии LPC bridge от Intel.

nForce 2,3,4 datasheets