Готовя под списание по причине морального устаревания ;)

4 Сен 2004 - 14:58 Unknown BIOS
Добрый шаман >> 2946 >> 9.61

Готовя под списание по причине морального устаревания;) P2B-DS я решил порыться насчет перспектив ее модернизации. Слегка испугавшись;) активного обсуждения невозможности запуска Dual-Cel-Tual в этой ветке, решил поискать информацию где-нибудь еще. Интел говорит в своих даташитах следующее:

Цитата:
The BR0# and BR1# (Bus Request) pins drive the BREQ[1:0]# signals in the
system. The BREQ[1:0]# signals are interconnected in a rotating manner to
individual processor pins. The table below gives the rotating interconnect between
the processor and bus signals.
Bus Agent0 Agent1
Signal Pins Pins
BREQ0# BR0# BR1#
BREQ1# BR1# BR0#

Перевод: Контакты BR0# и BR1# (Запрос шины) отвечают за передачу сигналов BREQ[1:0]# в системе. Сигналы BREQ[1:0]# подаются инвертированно на контакты каждого процессора. Схема обмена сигналами между шиной и процессором приведена в следующей таблице.
Сигнал Аг.0 Аг.1
BREQ0# BR0# BR1#


BREQ1# BR1# BR0#

Цитата:
Connect BR0# from CPU0 to BR1# of CPU1. Connect BR0# of CPU0 to BR0# of chipset. Connect BR1# from CPU0 to BR0# of CPU1.

Пересказ;): BR0# CPU0 присоединяется к BR1# CPU1 и BR0# чипсета. BR1# CPU0 - к BR0# CPU1

Вывод: Поскольку процы соединяются крест-накрест, нога BR1# должна присутствовать на каждом из них:( Абыдна, да? Но, может не все так плохо?

Ладно, вступление окончено, ближе к делу. В первую очередь интересно мнение ivp, как завсегдатая сией ветки, специалиста и просто человека;) [разбирающегося в двуголовых матерях] Впрочем, дельные высказывания приветствуются независимо от автора roll

Итак, что скажет общественность по поводу изысканий одного японца, скрывающегося под ником Dragon? Даю без перевода, поскольку во владении ivp английским уже неоднократно убедился, читая форум

Цитата:
Hi

I just wondering why the Celeron Tualatin would?t work in SMP mode.... ok ok... Intel say that SMP on Celeron is not makeable... BTW who cares what Intel says...

I found out that there can only a SMP Mode conected if CPU1=ID0 and CPU2=ID3 !!

ID3!!! not ID1!!!

Ну, здесь новостей еще нет - об этом говорит и сам Интел:

Цитата:
During power-up configuration, the central agent must assert the BR0# bus signal.
All symmetric agents sample their BR[1:0]# pins on active-to-inactive transition of
RESET#. The pin on which the agent samples an active level determines its
symmetric agent ID. All agents then configure their pins to match the appropriate
bus signal protocol, as shown below.
BR[1:0]# Signal Agent IDs
Pin Sampled Active in RESET# Agent ID
BR0# 0
BR1# 3

Но вот дальше - уже интереснее:

Цитата:
so... also i found out that there is not only one BR1... in fact there are 3....

BR1... BR2... and BR3... the Pins are:

BR1 = N33
BR2 = R2
BR3 = X2

I hope this is correct...

if it is so then we have to conect more then one Pin (N33) to make this thing working SMP...

Maybee the Tualatin is Multiprocessor then lets handle it like a Multi...

ID0 <-> ID3
BR0 <-> BR3
BR1 <-> BR0
BR2 <-> BR1
BR3 <-> BR2

Maybee it?s a step in the right way...

CU all
Dragon

Может здесь-то и порылась собака, а?

Tualatin