Не нашел поиском - поднимался ли уже такой вопрос...
У меня гигабайтовская плата на i865pe - ga-8ipe1000 и проц P4 1.8A.
В мануале говорится, что если проц для 400мгц, то в биосе можно выставить множитель память:шина 2.0 или 2.66, для проца 533 можно 2.5 или 2.0, а для 800, соответственно, - 1.33, 1.66 и 2.0. Ну, короче, у меня проц под 400мгц и коэфф 2.0 отсутствует, вопреки мануалу. Есть только 2.66. Но если раасуждать разумно, то для двухканального режима повышающий коэффициент вообще не нужен - (имхо) гораздо оптимальнее с точки зрения балланса использовать синхронный режим, т.е. коэффициент 2.0. А когда речь заходит о разгоне, то вообще коэфф 2.0 несравненно лучше, чем 2.66. Ну понятно, если коэфф 2.66, то память доходит до 400 уже при полуторном разгоне и дальнейший разгон уже может этим сдерживаться. Как было бы хорошо включить коэфф 2.0... Ну, понятно, тогда верхняя теоретическая граница (по памяти) разгона была бы уже 100%, причем никаких жертв по пропускной способности. И вообще, при прочих равных условиях на коэфф 2.0 система будет более стабильна чем при 2.66. То есть налицо масса преимуществ. Так почему же их не раскрыть? Я так понимаю плата _может_ выставлять все заявленные коэффициенты и вопрос только в их блокировке биосом (в зависимости от детектированного процессора). Если это так, то нельзя ли подправить существующие биосы - как минимум на предмет разлочки коэффициента память:шина 2.0 для процессоров под 400мгц, а как максимум - вообще разблокировать все коэффициенты в независимости от процессоров (тогда для процессоров под 400 и 533 появятся еще и понижающие коэффициенты для памяти, а это частенько полезно при разгоне, если сдерживает память). Очень прошу, apple_rom (а так же, все присутствующие мастера), вас отликнуться. Ведь если мои предположения верны, то эта задача для вас должна быть предельно проста. Есть три версии биос - f6, f7, f8a. могу выслать, так же можно взять их на гигабайтовском сайте.
Имхо... может SDRAM_clk не может меньше 133? я так допер з даташита!!!(хотя может быть это только так написано) тогда разгони Проц... мож тогда синхронный режим :?:
еще у интела есть прога какая то... по памяти... у меня сабжевой мамы нет! посмотри что это?(ссылку я выше давал)
не отвечаю :)
прога так себе, обычный визард, подсказывает какую куда память вставлять :). единственно ценное в ней - она показывает тайминги.
Возможно и не может, хотя я такого не встретил.
дык а я что делаю :)? Что, разгон с 100 до 150 - это не разгон :)? В том то и дело, что на этой плате доступные режимы памяти (синхрон/асинхрон) завязаны на номинальную частоту шины, а не на текущую - хоть заповышай шину, синхронного режима не появляется :(.
Но вообще говоря, у меня уже все не так плохо и я полагаю тему можно закрыть (хотя мне все равно интересно - можно ли эту проблему решить средствами правки биоса). Я решил свою проблему подгибом ноги AD6, отвечающей за сигнал BSEL0. Теперь процессор определяется как P4 2.4, то есть номинальная шина у него теперь 133. В биосе появились множители на память, в том чиле синхронный режим. Что хотел, я получил. У меня правда есть легкая неуверенность - судя по схемам, при дисконекте на MCH подается 1.5 в, а на клокер 2.7 в. В то время как в норме на AD6 должна быть единица, то есть, как я понимаю, около 1.5 в , тогда на клокере должно быть то же самое, а на MCH около 0.8 в . Не приведет ли такое завышение к каким нибудь проблемам?
тю... млин... а в регистрах тоже пишется 100Мгц при разгоне до 133Мгц :?: повтыкай wpcredi'том....
при любом разгоне соответствующие регистры остаются неизменными, такими какие в даташите соответствуют 100мгц, wpcedit их не меняет, я уже пробовал, и уже писал об этом выше. похоже они либо пишутся однократно при запуске или не выполняются какие нибудь условия для их смены (When writing a new value to this register, software must perform a clock synchronization
sequence to apply the new timings. The new value does not get applied until this is
completed). Еще раз говорю - я предполагаю, что при разгоне биос (если бы он не был таким гадким :() мог бы включать соответсвующие регистры. Хотя у меня уже есть сильное сомнение, что одного биоса хватит - поскольку регистры, в которых записан код core fsb, завязаны прямо на сигналы BSEL0 и BSEL1 (насколько я понял) - а как я писал выше частота на которой будет работать память определяется, этими регисрами и еще парой регистров, задающих конкретный коэффициент. То есть:
[code:1]
fsbfreq (BSEL[1:0]) memfreq частота памяти коэфф. память/fsb
00 (fsb100) 01 266 4/3
01 (fsb133) 00 266 1/1
01 (fsb133) 01 333 5/4
10 (fsb200) 01 320 4/5
10 (fsb200) 10 400 1/1
[/code:1]
как видно, зависимость частоты памяти (а точнее, коэффициентов) от регистров нетривиальна :), оставшиеся сочетания зарезервированы интелом. Заведомо не понятно, что будет при сочетании 00 00 или 00 10 (или даже 00 11)...
Регистры которые выставляются по bsel - только для чтения. Похоже, что на хороших платах (типа асуса) стоит дополнительная логика, которая перехватывает bsel и выставляет в этих регистрах данные, соответсвующие не сигналам bsel, а выбраной в биосе частоте fsb (ну, например если fsb<133, то ставят регистры для 100, если <200, то - регистры для 133, а если >200, то как будто проц с fsb 200).
И все же, кто знает - насколько плохо иметь дисконект на BSEL0 вместо честной единицы?
Не знаю как на твоей матери, но на PII-PIII это отрицательно на работе не сказывалось. А вообще в даташитах должны быть указаны предельные значения напряжений
Сабж.... хитрая штука скажу... ну прямо интел в своем "замкнутом" стиле :cry: ... решил я FSB менять! а хрена лысого!:twisted:
Address Offset: C6–C7h
Default Value: 0000h
Access: R/W, RO <----обратите внимание часть R/W а часть RO :roll:
Size: 16 bits
System Memory Frequency Select(SMFREQ[11:10] :!: :arrow: R/W :!: )=выставляются
по FSBFREQ[1:0] этого ж регистра.... а последний в свою очередь
FSB Frequency Select (FSBFREQ)—RO. The default value of this bit is set by the strap assigned to the BSEL[1:0] pins and is latched at the rising edge of PWROK. :!: т.е. сабж "запирает"(так мне перевел Промт :wink: ) биты еще до начала софтовой роботы проца :evil:
00 = Core Frequency is 100 MHz and the FSB frequency is 400 MHz
01 = Core Frequency is 133 MHz and the FSB frequency is 533 MHz
10 = Core Frequency is 200 MHz and the FSB frequency is 800 MHz (82865PE only)
11 = Reserved
причем Read Only! т.е. FSB мона менять но значение етих битов не меняется...
п.с. так что Стас ты... все правильно зделал а програмно поменять недозволено :D
п.с.п.с. скажу когда начал читать тему был слегка удевлен Интел...
и коеф и асинхронный режим не характерно... :roll: обычно даже если есть.... интел всячески пытается их скрыть а тут... Пока разобрался... Интел окончательно показал, ИМХО, свою диградацию :evil: хотя и делают неплохие процы\чипсеты и т.п. но эта закрытость, скрытость.... галимая у них политика :twisted:
А тайминги, кстати тоже появились повышенные при переходе на 133 - теперь cl3 включается без проблем. Так что и они были завязаны на вшитый fsb.
Я, если честно, уже все стал забывать (все эти перепитии), так как с тех пор все работает как часы, держу систему на 150 (проц получился 2.7).
Спасибо вам ребята за поддержку и обсуждение :)