Всех приветствую!
Не нашёл специального раздела про память, потому пишу в этом разделе. Итак, имеется 4 модуля по 4 ГБ ДДР2-667. Куплены в Китае, сделаны на микросхемах Hynix H5PS2G43AFR-Y5. Модули прекрасно работают при установке по 2 штуки (в любой из двух банков), гонятся без поднятия напряжения чуть ли не до 400 МГц с таймингами 5-5-5-15 1Т (!), проходят МемТест86+. Но если установить все 4 модуля вместе - не работают. Несовместимость с материнкой, процессором и т.п. исключена - другие 4 ГБ модули, но на 1 Гбит чипах (т.е. аж 32-чиповые) - стабильно работают на номинальной частоте и даже немного гонятся. Пробовал с процессорами Phenom X3, Phenom II X4, на двух материнских платах. Что ещё пробовал:
1. Устанавливал только три модуля. Если их поставить в ближайшие к процессору слоты, то работает, если в три дальних слота - не работает.
2. Снижал частоту - не помогло.
3. Снижал тайминги до 6-6-6-18-24, так же увеличивал на 1 такт tRRD, tWR, tWTR и tRTP - не помогло.
4. Ставил 2 модуля по 4 ГБ и два модуля по 2 ГБ - работает.
5. Исправил в SPD параметр Error Checking SDRAM Width - он почему-то был равен 8, хотя модули коррекции не имеют. Не повлияло ни на что.

Чего я не могу понять, так это почему 32-чиповые модули работают, а 16-чиповые - нет. По идее, 16-чиповые даже стабильнее работать должны - линии-то меньшим количеством чипов нагружены. Но - фиг, не работает. Судя по поведению трёх модулей, проблема возникает в распространении сигнала - он "не доходит" до последнего модуля при установке 3-х и более модулей. Или доходит не вовремя. Тут, как я понимаю, косяк либо в терминации сигналов, либо в таймингах. Читал статьи про тайминги - ничего интересного не нашёл. А вот в даташитах обратил внимание на пикосекундные тайминги - "Address and control input setup/hold time" (tIS и tIH) и "DQ and DM input setup/hold time" (tDS и tDH). Они привязаны к скорости нарастания фронтов сигналов, т.е., судя по всему, как раз и призваны учитывать нагрузку на линии памяти - чем больше нагрузка, тем менее крутые фронты. Нашёл в даташите таблицы для расчёта этих таймингов. Оказалось, что поправки для каждого тайминга свои и находятся в зависимости и от скорости нарастания сигналов DQS, и от скорости нарастания сигналов DQ. Причём зависят ещё и нелинейно. Всё это делает, как я понимаю, затруднённой попытку тупо подобрать их. Измерить времена нарастания наносекундных импульсов для меня вообще из области фантастики.

Есть ли у кого-нибудь опыт решения подобной проблемы или хотя бы какие-то соображения, советы?

P.S. И ещё не могу разобраться с таймингом tRFC, а точнее - с его расчётом и особенно с его редактированием в SPDTool, но это уже другая сказка)))