На форуме таких плат 2, не совсем близко.. История неизвестна. Биос шил 2х разных лет, с сайта пр.
Все компоненты (планки, цпу, бп) исправны 100%, постоянно в работе. Пост карта мастеркит, осцилл с1-64.
БП - atx-400pnf (fsp)
Поддерживаемые CPU - celeron 331 (vcore - 1.36v)... да разных, штук 5
Греется всё штатно кроме клокера.
Сокет, мосты проверялись на отвал (при постоянном сбрасывании через кнопку reset глядя на карточку), ни разу
Вкл с кнопки, не выкл. На reset реагирует. На часовом генерация есть.
reset - 3.48v / power - 5v / PCI A14-3.48v ; A15-5.15v
ddr2: vref-0.93v / vdd-1.87v / vddspd-3.36v
пины транзисторов слева направо расположив "глаза в глаза"
Q12 - 12 / 5.1 / 5.1 p2003bdq
Q29 - 3.8 / 1.5 / 1.2 nikos p2003bdg
Q46 - 2.2 / 3.5 / 5.1 nikos L1085DG
Q77 - 4.5 / 1.3 / 1.5 nikos p2003bdg
Q78 - 2.3/1.3/0 nikos p2003bdg
U4 - 0 / 1.7 / 0.1 / 0 / 0 / 3.5 / 1.1 / 3.5 - ST - b602s
U10 - 5 / 12 / 5 / 12 / 5 / 5 / 5 / 5 - APM4500
U19 - 6.3 / 3.4 / 0 / 3.14 / 5.1 / 0.8 / 4 / 1.8 - RT9202
U20 - 6.3 / 4 / 0 / 2.3 / 5 / 0.8 / 2.7 / 1.5 RT9202
Winbond w83627thg при первом приближении в норме, pciclk (21pin) красивым забором.
ICS954119 (за 3 минуты греется - палец не удержать, чуть по центру потемневший) : SRCCLK в норме, а PCICLK 0-5 и CPUCLK (все 4)- имитация моего почерка (см. фото ниже)
Посмотрел бы ещё качественные характеристики питания cpu, да вот не представляю как.
В общем помогите чем можете, одному страшно с ней.
PLTRST# (platform reset) активный, т.е. "залипший". Не хочет ЮМ его снимать.
В числе прочего почитав ...
... и дальнейших рассуждений, что этот выход с моста может быть всё же живым, предполагаю что его сейчас что то садит, что нужно убрать, и плата запустится, и побежит статус бар Windows XP.. а потом мышка
То есть при наших замерах кандидат ЮГ однозначно?
Прошу, если пишите не в "перерыве от завала работы", давать чуть больше пояснений (следствие чего, пути решения, дальнейшие действия) тк перебираешь все варианты трактовок, а у зелени их много:-)
В любом случае моя благодарность
Схемы у меня нет такой. Есть ECS 915G-M3 - REV 1.0. По ней: ЮМ, СМ, MIO, BIOS. Что тут можно убрать, что-бы после этого что-то запустилось?
Могу только сказать, что сигнал может зависеть от PWROK и VRMPWRGD
[OFF]И да, вся графомания действительно только во время перекуров.[/OFF]
PWROK смотреть доходит до мульта или нет? или какие то характеристики?
я так понимаю контроль HDD на ЮМ, так как в документации на мульт этого нет. Принимая:
а) PLTRST# звонит на PDIAG- разьёма HDD., а он там быть не должен (контроллер-юг), резистор к земле, возможно северный мост, и ВСЁ.
б) нет межслойных и других внедетальных замыканий.
...получаем коротыш именно в юге?
Хотя если это не заблуждение, вы бы озвучили... Менять юг?
Все равно ремонт данной платы - чисто познавательный интерес.
PLTRST# = 3.5v (ранее назамерял на 6 контакте флехи, считая как всегда от ключа). План морочить людям голову считаю перевыполненым
Проштудировав плату заново, обнаружил 0v на Vtt_PwrGd#PD клокера. Сейчас не могу сообразить, чей это vtt, не сталкивался. Идёт сразу же на резистор к земле, и ещё куда то.. ? При выключении вскакивает до 3х вольт, ну и падает. На цокет не звонит. Все vdd на нём в норме (3.3), reset есть, ref-ы есть
Стоит ICS954119DFLF , такого больше нет, есть ICS954119DF, вот не знаю, подойдёт или нет (документация одна), но сначала всё таки что такое Vtt_PwrGd#PD ? А то сам клокер нибось не при чём.
Vtt_PwrGd# is an active low input used to determine when latched inputs
are ready to be sampled. PD is an asynchronous active high input pin
used to put the device into a low power state. The internal clocks, PLLs
and the crystal oscillator are stopped
перевод:
Vtt_PwrGd# является активный низкий уровень используется, чтобы определить, когда закрытия входов готовы в выборку. PD-асинхронный высокий активный ввод pin-код
используется для перевода устройства в состояние низкого потребления энергии. Внутренние часы, PLLs и кварцевый генератор остановлены.
Для меня это как "импульсный стабилизатор лучистого хлеба Остап товарищ". Непонял короче ничего.
Russian:
Vtt_PwrGd# - входной сигнал (активный уровень - лог.0), используется для определения момента времени (переход Vtt_PwrGd# от лог.1 к лог.0), когда сигналы на защелкиваемых входах (FSLA/FSLB/FSLC/Sel24/48) готовы к использованию.
PD - входной сигнал (активный уровень - лог.1), используется для перевода устройства в режим пониженного потребления, в котором прекращается генерирование сигналов.