Hi all, великий и ужасный! БИОС AWARD, MB Gigabyte 8I945P-G. Посткарта NM9221 МастерКит.
Проблема вот в чем. Пробую установить контрольную точку в бутблоке (это ради тренировки) путем замены кода своим:
mov al, 0EEh Label1: mov dx,80h out dx,al jmp Label1
Вопрос:
- виновата/глючит посткарта? Те точка остановки срабатывает, но не отображается?
- вывод кодов в 80h порт начинается со старта системы? (Идиотский вопрос, но все-же)
- все ли я делаю правильно?
Размер шага равен одной команде CPU или до следующего вывода в 80-й порт?
Размер шага - от одного до 15 выводов в диагностический порт. Процесс при это не страдает. Диагностический порт - из множества допустимых. 378h, например...
Открытая книга: icbook.com.ua
На Вашем сайте написано, что диагностическая плата IC80, Version 5.0 полностью соответствует спецификации PCI
(VendorID=0xb00c и DeviceID=0x001c).
Содержит ли она на борту PCI ROM?
Если содержит, то ее можно было бы превратить из POST-Card в полноценную Debug-Card
в процессе работе с IC80v5, я PCI ROM на оной не нашел...
Аццкий ромбовод {:€
Я пока не волшебник - я только учусь! :-P
Исходя из современной архитектуры чипсетов (см. комментарий к битам 10 и 11 регистра GSC - Boot BIOS Straps), это могло бы быть актуально. А вот мы от Вас тех/задание получим и соорудим такое, попутно возложив на Ваши хрупкие плечи и дистрибъюцию. Тут одним смайликом не отделаться, смайлики, как комары вьются
Открытая книга: icbook.com.ua
Но для меня-то все же проясните:
- при старте системы ВСЕ посылки в диагностический порт (например 80h) должны отображаться пост-картой?
-=Кто сказал что бесполезно биться головой об стену...=- (НП)
Пх’нглуи мглв’нафх Ктулху Р’льех вгах’нагл фхтагн
Хочешь сделать хорошо - сделай это сам
Santa
НЕТ.
Аццкий ромбовод {:€
Я пока не волшебник - я только учусь! :-P
Читаем мануал:
"The default values for these bits represent the strap values of GNT5#/GPIO17 (bit 11) and GNT4#/GPIO48 (bit 10) (active-high logic levels) at the rising edge of PWROK.
bit 10-11
10b - PCI
11b - LPC
This allows systems with corrupted or unprogrammed flash to boot from a PCI device."
Осталось только аппаратно обеспечить на двух ногах южного моста требуемые значения (10b - PCI), вставить PCI POST-Card с тестовым или боевым биосом (!) и ... включить компьютер.
Аж не верится в такое счастье
Или всё не так просто? (Я плохо разбираюсь в схемотехнике и не дружу с паяльником)
Strelets, а это Вы из документации на какой чипсет почерпнули? GNT4#, GNT5# - это контакты Grant PCI? Интересно, а как быть в этом случае, если не все слоты на плате распаяны?
Второй закон Вышковского: Все можно наладить, если вертеть в руках достаточно долго.
BSV
на ICH7 и ICH8...
Bits 11:10 Description
0xb SPI
10b PCI
11b LPC
When PCI is selected, the top 16MB of memory below 4GB (FF00_0000h to
FFFF_FFFFh) is accepted by the primary side of the PCI P2P bridge and forwarded to
the PCI bus. This allows systems with corrupted or unprogrammed flash to boot from
a PCI device. The PCI-to-PCI bridge Memory Space Enable bit does not need to be set
(nor any other bits) in order for these cycles to go to PCI. Note that BIOS decode
range bits and the other BIOS protection bits have no effect when PCI is selected.
When SPI or LPC is selected, the range that is decoded is further qualified by other
configuration bits described in the respective sections.
The value in this field can be overwritten by software as long as the BIOS Interface
Lock-Down (bit 0) is not set.
угу. Только они мультиплексируются еще с GPIO, да еще к тому же и юзаются в качетве страпов
см. выше, да, кстати, GNT5 у ICH8 нету.
Аццкий ромбовод {:€
Я пока не волшебник - я только учусь! :-P
Отправить комментарий