Ну, как алгоритмически - это их ноу-хау как
NEC'овский аппаратный распараллеливающий компилятор
- Мысль неплоха, только ПЛИС придётся работать как
- Ну, не думаю, что в NEC пионэры
- BTW, в дополнение к своим вопросам добавлю еще
- не нравится мне слово "спекулятивный", а то
- Ну, как алгоритмически - это их ноу-хау как
- Фэйк?
- Тем более на ПЛИС-е Испытав прототип
- Root Это все тоже читал,
- http://www.overclockers.ru/hardnews/20912.shtml - вид сбоку http://www.tgdaily.com/2005/12/19/nec_multicore_processors/ - первоисточник
Прошивка и настройка BIOS, переделка и ремонт материнских плат, БП, видеокарт, HDD.
ROM.by 2002-2019 © apple_rom
Ну, как алгоритмически - это их ноу-хау как раз
. Сие сложно, но наработки в этой области есть же. Тот же Интеловский компилер под HT оптимизит же. И под двухъядерность обещают, насколько я помню...
Паттерны вот какие-то. Предположу - есть образцы кусков однопроцового кода, и соотв. им куски параллельного. Т.е. видят кусок кода, коррелирующий с паттерном и лепят вместо него соотв. кусок параллельного. Это, конечно, весьма упрощенно, но думать дальше лень.
А аппаратно - а чем на ПЛИСЕ нехорошо? Загоняешь туда код, на выходе - другой код. ПЛИСы нынче практически сколь угодно сложные. Памяти к ней приделать кусок тоже не проблема. Вот интересно - они на каком этапе оптимизят - уже машинный код или на ЯВУ.